府中★Artix-7への回路統合プロジェクトにおけるFPGA設計

ポイント

勤務地	東京都府中市京王線府中(東京都)駅徒歩 5分
期間	2026年11月上旬～長期開始日相談OK 開始日を調整・交渉することが可能です。担当コーディネーターにご相談ください。※期間限定の仕事の場合、終了日についての相談を指す場合があります。 close
就業時間	8:45～17:30 休憩60分【実働】 7時間45分【残業】 10～20時間/月【曜日】月～金週5日
給与	時給 3,100円～3,100円月収例 480,500円+残業代通勤交通費全額支給時給・日給の場合の月収例は、勤務日数・時間によって計算しています。・週5の仕事：月20日（週5×4週）・週4の仕事：月16日（週4×4週） close
職種	設計(電気系) / CAD操作(電気系) / 試作・実験・評価(電気系)
内容	Artix-7への回路統合(FPGA＋PLD)プロジェクトにおけるFPGA設計 FPGA＋PLDの1チップ化に向けた移植プロジェクトの中でFPGA設計をお任せ！ ◆既存回路/ソースコードの調査および解析、移植方針の検討 ◆S/Wプラットフォームの構築、RTL論理設計、論理検証 ◆VivadoによるImplementation、静的解析、最適化 ◆付随するドキュメント作成【環境】AMD Artix-7、Vivado、Vitis、QuestaSIM
募集人数	1名

実務経験	【必須】 ■Vivado環境でのFPGA設計経験

オフィス環境

業種	ソフトウェア開発 / その他サービス
事業内容	ソフトウェア開発（組込・制御ソフトウェア開発）

労働条件の詳細はご紹介時にお伝えします。

保存可能な件数の上限に達しています。
お気に入りのページで保存済みのお気に入りを減らした後、もう一度お気に入りボタンを押してください。
（保存可能な件数は20件です）
お気に入り close

登録するとご案内できる仕事の幅が広がります

経験や希望をヒアリングし、よりあなたに合う仕事を提案します。気軽に相談できる「面談付き登録」、情報登録のみの「オンライン登録」があります。

登録する

未登録の方
エントリー登録済みの方
エントリー