【フル在宅♪Verilog/VHDL】Vivadoを用いたFPGA開発！

ポイント

勤務地	京王線中河原徒歩 8分
期間	2026年01月上旬～長期開始日相談OK 開始日を調整・交渉することが可能です。担当コーディネーターにご相談ください。※期間限定の仕事の場合、終了日についての相談を指す場合があります。 close
就業時間	8:30～17:15 休憩60分【実働】 7時間45分【残業】 0～19時間/月【曜日】月～金週5日
在宅勤務	完全在宅 ※2週間程度出社後、基本在宅勤務（打合せでときどき出社有り）
給与	時給 3,000円～3,000円月収例 465,000円+残業代通勤交通費全額支給時給・日給の場合の月収例は、勤務日数・時間によって計算しています。・週5の仕事：月20日（週5×4週）・週4の仕事：月16日（週4×4週） close
職種	設計(電気系) / 試作・実験・評価(電気系) / 組込み制御ソフト開発
内容	Vivadoを用いたFPGA開発(SoC、Verilog、VHDL) Zynq UltraScale+ MPSoCを用いた開発を担当いただきます！ ◆PS/PL協調設計（AXIインターフェース、DDRアクセス） ◆Block Design構築、端子配置、制約設定、ロジック設計 ◆PS側制御（初期化、レジスタ設定、DMA転送） ◆合成/タイミング解析、検証評価、付随するドキュメントの作成【環境】Zynq UltraScale+ MPSoC、Vivado、Verilog、VHDL
募集背景	増員ポジション
募集人数	1名

実務経験	【必須】 ■Vivadoを用いたFPGA開発経験 ■PS/PL間のDDR回路実装経験

オフィス環境

多い年齢層

業種	精密機械 / 電子部品・装置・半導体
事業内容	ＩＣＴシステム機器の開発，製造，販売，設置

労働条件の詳細はご紹介時にお伝えします。

保存可能な件数の上限に達しています。
お気に入りのページで保存済みのお気に入りを減らした後、もう一度お気に入りボタンを押してください。
（保存可能な件数は20件です）
お気に入り close

登録するとご案内できる仕事の幅が広がります

経験や希望をヒアリングし、よりあなたに合う仕事を提案します。気軽に相談できる「面談付き登録」、情報登録のみの「オンライン登録」があります。

登録する

未登録の方
エントリー登録済みの方
エントリー