【鹿島田！Verilog】LSI向け論理回路設計

ポイント

勤務地	ＪＲ南武線(川崎－立川) 鹿島田徒歩 2分ＪＲ横須賀線新川崎徒歩 7分
期間	即日～長期調整可開始日や時間を調整・交渉することが可能な仕事です。担当コーディネーターにご相談ください。 close
就業時間	9:00～18:00 休憩60分【実働】 8時間00分【残業】 0～20時間/月【曜日】月～金週5日調整可開始日や時間を調整・交渉することが可能な仕事です。担当コーディネーターにご相談ください。 close
給与	時給 2,800円～2,800円月収例 448,000円+残業代通勤交通費全額支給時給・日給の場合の月収例は、勤務日数・時間によって計算しています。・週5の仕事：月20日（週5×4週）・週4の仕事：月16日（週4×4週） close
職種	設計(電気系) / CAD操作(電気系) / 試作・実験・評価(電気系)
内容	LSIの論理回路設計(Verilog) LSIソリューション企業でLSIの論理回路設計を担当頂きます。 ◆仕様検討、論理回路設計、RTL設計、シミュレーション ◆実装、試作評価、デバッグ、設計修正 ◆付随するドキュメント作成【環境】FPGA、Verilog
募集人数	1名

実務経験	【必須】 ■LSI向け論理回路設計の実務経験 ■Verilogの使用経験

オフィス環境

業種	ソフトウェア開発 / 精密機械 / 半導体・電子部品商社
事業内容	エレクトロニクス製品の開発，ソフトウェアの受託開発

労働条件の詳細はご紹介時にお伝えします。

保存可能な件数の上限に達しています。
お気に入りのページで保存済みのお気に入りを減らした後、もう一度お気に入りボタンを押してください。
（保存可能な件数は20件です）
お気に入り close

登録するとご案内できる仕事の幅が広がります

経験や希望をヒアリングし、よりあなたに合う仕事を提案します。気軽に相談できる「面談付き登録」、情報登録のみの「オンライン登録」があります。

登録する

掲載終了しました